1. ENTITY格式：实体实体名称IS [类别参数描述] [端口描述]结束实体;端口描述格式为：PORT（端口名称1，端口名称N：方向：类型）方向为：IN，OUT，INOUT，BUFFER，LINKAGE 2，Arcthitecture（结构）格式：Arcthitecture实体名称的构造名称为[定义语句]内部信号，常量，组件，数据类型，函数等的定义[并行处理语句和块，进程，函数，过程]结束构造函数名称;除了实体（实体）和体系结构（构造）之外，还有三个可以独立编译的设计单元包，属于库结构的层次结构，存储信号定义，常量定义，数据类型，组件语句，函数定义和流程定义。 Package Body有一个单独的端口配置，用于描述层之间的连接以及实体和结构之间的关系。
1，位（位）：“0”和“1”2，位 - 矢量（位向量）：例如：``00110`` 3，布尔“ture”和“假的” 4，时间例如：1 us，100 Ms，3 s 5，character例如：'a'，'n'，'1'，'0'6，string例如：＆quot; sdfsd＆quot;，＆quot; my design＆quot; ; 7，整数32位例如：1,234，-2134234 8，实数范围-1.0E38~ + 1.0E38例如：1.0,2.834,3.14,4.09，自然自然数和正正整数10，严重程度（通常与assert语句一起使用）包含：注释，警告，错误，失败以上十种类型是VHDL中的标准类型，可以直接用于编程。要使用这十种类型，您需要定义或指定参考库和包的基本概念。
1.并发语句的执行与写入顺序无关。并行块中的语句同时是执行2，顺序语句的执行按照从前到后的写入顺序执行。
此方法与其他常用编程语言（如c，pascal）相同。架构和子模块中的语句是并行处理。
块中的语句是并行处理的。过程中的语句按顺序处理。
子模块子程序中的功能和过程按顺序处理。与其他硬件描述语言相比，VHDL具有以下特点：强大的系统硬件描述能力VHDL具有多级设计描述功能，可以描述系统级电路并描述门级电路。
描述可以是行为描述，寄存器转移描述或结构描述，也可以是三者的混合描述。此外，VHDL支持惯性延迟和传输延迟，还可以准确地构建硬件电路模型。
VHDL支持预定义和自定义数据类型，使硬件描述具有更大的自由度，允许设计人员轻松创建高级系统模型。广泛的支持和易于修改由于VHDL已经成为IEEE标准标准化的硬件描述语言，目前大多数EDA工具都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。
在硬件电路设计过程中，主要设计文件是用VHDL编写的源代码。由于VHDL易于阅读和结构化，因此很容易修改设计。
强大而灵活的设计VHDL具有强大的语言结构，可以通过简单明了的源代码描述复杂的逻辑控制。它具有多级设计描述功能，逐层细化，最后可以直接生成电路级描述。
VHDL支持其他硬件描述语言无法比拟的同步，异步和随机电路的设计。 VHDL还支持各种设计方法，支持自下而上和自上而下的设计;模块化和分层化。
独立于设备的设计和独立于流程的设计在使用VHDL进行设计时，设计人员可以专注于设计优化，而无需首先考虑他们选择设计的设备。设计描述完成后，可以在各种不同的设备配置中实现。
强大的可移植性VHDL是一种标准化的硬件描述语言。不同的工具可以支持相同的设计描述，使得设计描述的移植成为可能。
易于共享和重用VHDL使用基于库的设计方法来创建各种可重用模块。这些模块可以预先设计或用于先前设计的存档模块中。
这些模块可以存储在库中，并在将来的设计中重复使用。设计结果可以在设计人员之间交换和共享，从而减少硬件电路。
设计。