＆amp; nbsp; 1简介随着电子系统的不断发展，芯片与板卡之间的数据传输需求也越来越大。长期以来，传统的单端并行数据传输模式无法满足当前高带宽应用的需求。
USB 3.0，SATA 3.0，PCI-E 2.0等新串行规范的发布以及高速串行并行/并行串行转换单元（SERDES）芯片的推出引起了业界对高速差分串行的无限期望数据传输。为了解决下一代无线通信基站中多天线（MIMO）信号处理带来的巨大数据吞吐量需求，本文提出了一种基于Virtex-5 FPGA的GTP单元，该单元在Advanced中实现电信计算架构（ATCA）机箱一种用于3.125Gbps串行传输的一对差分线的设计方案。
2传输系统设计the传输系统的结构如图1所示。它主要由两个ATCA板和一个ATCA机箱背板组成。
在两个ATCA板上的每个板上放置一块FPGA作为串行链路的两个端点，两对差分线用于连接这两片FPGA之间的链路，从而形成一个3.125Gbps的双向串行通信链路。 。
为了验证系统的长距离传输能力，将两块板放置在14插槽ATCA机箱的物理插槽1和物理插槽14中。此时，总传输距离约为40英寸。
＆amp; nbsp;图1高速串行传输系统的整体结构由于现有ATCA机箱的背板性能无法更改，因此本文的主要设计重点在于ATCA单板的设计，主要是单板的层压设计。 ，作为FPGA的传输端点电源设计，串行传输参考时钟设计以及FPGA中GTP收发器单元的参数调整。
2.1堆叠式设计堆叠式设计是其他设计的基础。该系统在设计堆叠结构时主要考虑两个方面：首先，让所有GTP收发器差分线放置在带状线信号层上，而不是单方面耦合。
微带线的信号层。尽管带状线的损耗比微带线大，但带状线的阻抗更可控，并且与交流接地层的耦合更好，这有利于高速信号的返回。
第二是减少GTP单元的电源噪声。三个电源层用于为串行收发器的三个模拟电源AVTT（端接电源），AVCC（内部电路电源）和AVPLL（PLL电源）供电。
具体的层压结构示于图2。图2叠层结构设计2.2电源设计GTP模拟电源的噪声是影响GTP性能的重要因素之一。
设计堆栈时，除了将GTP的三个模拟电源分配到一个单独的平面并与接地平面耦合外，每个外部电源引脚还串联了一个磁珠，并在外部并联了一个0.22。 μf电容器形成LC低通滤波器以对电源进行滤波。
GTP的模拟电源由低噪声LDO电源芯片TPS74401提供，输出电压纹波小于50mV。 2.3时钟设计高速串行收发器的参考时钟是另一个影响信号传输质量的重要因素。
该系统使用具有强大时钟清除功能的时钟合成芯片LMK03001C来生成串行收发器的参考时钟。输出时钟的最大均方根抖动（RMS抖动）小于550fs，占空比为50％，并且输出时钟电平标准具有LVDS和LVPECL两种。
输出时钟的频率可以灵活地设置以满足不同传输速率的要求，从而使系统能够适应多种串行传输协议的实现。 2.4预加重/去加重和均衡参数设计为了克服传输路径对高频分量的过度衰减，有必要在发送端执行预加重或在接收端添加均衡或同时使用这两种方法同时。
预/去加重和线性均衡都通过使信号失真来提高接收信号的质量。只有适当的预加重/去加重和线性均衡的比例以及两者之间的组合才能达到改善接收信号质量的目的。
否则，相反会降低接收到的信号的质量