3GHz CMOS低噪声放大器优化设计关键：基于0.18μmCMOS工艺，采用共源共栅源负反馈结构，设计了3 GHz低噪声放大器电路。

从阻抗匹配和噪声优化的角度分析了电路的性能，并提出了相应的优化设计方法。

仿真结果表明，该放大器具有良好的性能指标，功率增益为23.4 dB，反向传输系数为-25.9 dB，噪声系数为1.1 dB，1dB压缩点为-13.05 dBm。

1引言现代无线通信技术正朝着低​​成本和便携式的方向发展，这使得基于CMOS技术的射频集成电路成为近年来的研究热点。

在射频接收机的设计中，为了获得良好的整体系统性能，前端电路的最佳设计尤为关键。

低噪声放大器（LNA）是无线通信系统的射频接收器的第一个功能模块。

它的噪声特性直接影响整个接收器的灵敏度和信噪比。

它必须在某些功耗条件下提供足够的功率。

增益，出色的噪声性能，良好的线性度以及输入和输出匹配。

在GHz频率范围内，与其他工艺相比，CMOS工艺具有价格低，集成度高和功耗低的优点。

CMOS工艺用于设计射频集成电路的使用已越来越广泛。

本文使用CMOS工艺来实现3 GHz低噪声放大器的优化设计。

在LNA的设计中，应使用折衷原则来处理几个关键参数，例如增益，噪声系数，输入阻抗，线性度等。

T. H. Lee提出了在功率限制下的设计规范[2]，然后许多人研究了CMOS LNA设计方法[3-5]。

本文主要从分析LNA的输入和输出阻抗匹配以及噪声系数的角度出发，针对每个参数的影响因素提出优化方法，然后综合考虑其他指标来设计一款性能良好的低噪声放大器，并且进行了电路仿真和布局设计。

2 LNA结构在LNA的设计中，共源共栅结构目前被广泛使用，如图1所示。

在这种结构中，源负反馈不仅可以实现输入阻抗匹配，而且可以提高系统的稳定性，并且具有具有提高LNA线性度的特性，由M1和M2组成的级联结构提高了电路的输出阻抗，大大提高了电路的增益，并且可以实现电路的反向隔离[6]，这样，输出端和输入端就不会互相影响，从而简化了LNA的设计。

图1共源共栅源负反馈结构在上述结构的基础上增加了一个偏置电路，并对电路结构进行了优化和调整，以获得完整的电路结构。

本文实现的电路结构如图2所示。

LNA电路图晶体管M1和M2形成Cascode结构。

由于这种结构没有考虑公共源极和公共栅极之间的匹配，因此在M1和M2之间增加电感Lm可以改善两级之间的匹配。

[7]，这不仅可以提高功率增益，而且可以改善噪声。

身材可以改善[8]。

同时，电容器M2并联连接在M1的栅极和源极之间，以调节栅极和源极之间的电容Cgs，以促进输入阻抗与Lg和Ls的匹配。

晶体管M3，M4和M1，M2一起形成共源共栅电流镜[9]作为偏置电路，M3和M4的宽度相应较小，以减少偏置电路消耗的电流。

电阻R2应足够大以减小偏置电路带来的噪声电流。

电阻器R1用于调节输入晶体管M1的栅极-源极电压和漏极电流，以确定静态功耗。

电容器C1可以使M2 AC的栅极连接起来。

电压。

Cin和Cout均为隔直电容。

3 LNA性能优化3.1输入和输出匹配具有源极负反馈的LNA输入的小信号等效电路如图3所示，其中gm是M1的跨导，Cgs是栅极-源极电容器Cgs1和Cgs1的并联连接M1的C2。

图3具有源极负反馈结构的小信号等效电路4电路仿真和布局设计仿真使用TSMC的0.18μmCMOS工艺，