从低频设计过渡到高频设计时，PCB布局的某些方面变化不大，但不应掉以轻心。

高频去耦然而，需要特别考虑的一件事是去耦。

当信号从低频传输到高频时，基本概念不会改变，但是实现可能需要一些改进，这仅仅是因为当旁路不理想甚至完全不正常时，低频设计通常会完全功能。

换句话说，就去耦技术而言，低频电路是相当宽容的。

因此，我们可能养成实际上不适合高频系统的设计习惯。

问题如下：在数字电路中，去耦电容器存储电荷并将电荷转移到IC，以补偿由半导体开关引起的瞬态干扰。

在低工作频率下，电容器有足够的时间放电，然后再充电，直到IC需要另一个电流突发为止。

但是，随着频率的增加，电路板设计者必须设法降低寄生电阻和电感，这可能会阻碍电容器提供所需电荷的能力。

典型的去耦建议如下：“使用0.1µF陶瓷电容器，应将其放置在尽可能靠近电源引脚的位置”。

例如：此建议是一个很好的起点，并且适合于低频设计，但是当您开始理解道路所涉及的复杂性时，该建议就被简化了。

在本文中，我们将研究与高速解耦技术有关的特定问题，在另一篇文章中，我们将继续进行讨论。

跟踪还是通过？我们知道，去耦电容器应放置在靠近其各自引脚的位置，但是当您将它们良好闭合时，如何实际建立连接？假设电源和接地引脚之间的距离足够远，则您将无法对这两个引脚进行接线。

放置电容器时，使其一端靠近VDD，然后使用过孔将另一端接地。

VDD连接是否应使用走线或过孔？好吧，如果您没有电源板，这是一个容易回答的问题-唯一的选择是接线（或倒铜）。

但老实说，如果电路板的频率足够高，使您担心优化去耦电容器，那么您确实应该有一个电源层。

对于包括电源板的电路板，著名的高速数字设计专家Howard Johnson博士得出结论，通孔连接要好得多。

下面的示例是对上一个图表的改进，但是正如您将在下一篇文章中看到的那样，过孔配置不是最佳的。

我最喜欢的陈述如下：在高速数字设计的情况下，将任何不重要的PCB走线长度与电源端子串联连接，“将大大增加电源噪声”。

和“应避免EMI”。

我发现这很有趣，因为它有点违反直觉，跟踪看起来更“直截了当”。

与通过过孔连接引脚相比。

寻求低电感。

当您深入研究这个问题时，这个问题相当微妙，但是大部分讨论都归结为电感，这对高频数字系统的设计人员来说是一个麻烦。

通过在电容器和电源引脚上都使用过孔，连接这两个引脚的导体就是电源平面，电源平面的电感当然要比典型走线的电感小得多。

您可能想知道，“通孔的电感是多少？”短走线是否真的比两个通孔具有更大的电感？ TI应用笔记（第4页）给出了以下计算通孔电感的公式：其中h是高度（以毫米为单位），d是直径（以毫米为单位）。

假设我们在通孔上使用1000万密耳（1mil = 0.254mm）的钻头，我们的标准PCB厚度为6300万密耳（63mil = 1.6mm）。

这对应于1.3nH的过孔电感。

因此，与半英寸PCB走线的约3.5nH相比，这两个通孔将为我们提供小于3nH的电流。

降低0.5nH并不是太令人印象深刻，但这是一个非常保守的估计，因为电流来自电源层，而不是PCB的底部。

换句话说，它不必穿过所有通孔的电感。

假设电源层位于与IC相邻的层上，则预浸料的厚度约为10密耳（= 0.254毫米）。

典型的63mil厚PCB的铜层分隔距离。

现在计算出的电感仅为0.12nH，我们可以看到一对通孔可以提供比走线更好的性能。

结论我们讨论了一种在去耦电容器和高保真电容器之间建立高性能连接的重要技术。